Проектирование микропроцессорной
системы
Задание на курсовой проект
1. Привести
тематический обзор по материалам научно-технической литературы изданий 90-х
годов, согласно своему варианту.
2. Выполнить
проектирование микропроцессорной системы с разработкой аппаратной части,
согласно своему варианту.
3. Разработать
программный модуль инициализации (начальной установки) аппаратной части
спроектированной микропроцессорной системы.
Вариант задания - 8 ( 32533 ).
1. Модуль памяти
Выполнить проектирование модуля памяти на базе ППЗУ с
ультрафиолетовым стиранием и статического ОЗУ. Обмен должен производится без
тактов ожидания.
ППЗУ - 32К, адреса: 0000h-7FFFh
ОЗУ - 24К, адреса: 8000h-DFFFh
2. Клавиатура
Выполнить проектирование клавиатуры на базе простейших клавишных
механических датчиков типа ПКН125. Количество клавиш в клавиатуре - 12.
3. Дисплей
Выполнить проектирование дисплея в виде табло на базе
сегментных светодиодных индикаторов типа АЛС324. Количество
знакомест в
табло - 12.
4. Стандартный интерфейс
Выполнить проектирование модуля интерфейса
связи с внешними
(периферийными) устройствами. Предусмотреть
возможность обмена данными в режиме прерывания. Тип интерфейса -
ИРПР-М.
5. Модуль связи с
объектом
Выполнить проектирование модуля связи с объектом,
согласно требованию: выдача аналогового сигнала в виде одиночного импульса
формы трапеции длительностью 100 мс. Предусмотреть возможность обмена данными
в режиме ПДП.
СОДЕРЖАНИЕ
Перечень
принятых сокращений
Введение
1.
Тематический обзор
2.
Проектирование аппаратной части микропроцессорной системы
2.1.
Разработка структуры микропроцессорной системы
2.2.
Выбор микропроцессора
2.3.
Проектирование центрального процессора
2.3.1.
Разработка функциональной схемы центрального про-
цессора
2.3.2. Выбор элементной базы центрального процессора
2.3.3. Разработка принципиальной схемы центрального про-
цессора
2.3.4 Временные диаграммы
обмена данными по системной
шине центрального процессора
2.4.
Проектирование модуля памяти
2.4.1. Разработка функциональной схемы модуля памяти
2.4.2. Выбор элементной базы модуля памяти
2.4.3. Разработка принципиальной схемы модуля памяти
2.5.
Проектирование модуля интерфейса пользователя
2.5.1. Разработка функциональной схемы модуля интерфейса
пользователя
2.5.2. Выбор элементной базы модуля интерфейса пользова-
теля
2.5.3. Разработка принципиальной схемы модуля интерфейса
пользователя
2.6.
Проектирование модуля интерфейса связи
2.6.1. Разработка функциональной схемы модуля интерфейса
связи
2.6.2.
Выбор элементной базы модуля интерфейса связи
2.6.3. Разработка принципиальной схемы модуля интерфейса
связи
2.7.
Проектирование модуля связи с объектом
2.7.1. Разработка функциональной схемы модуля связи с
объектом
2.7.2. Выбор элементной базы модуля связи с объектом
2.7.3. Разработка принципиальной схемы модуля связи с
объектом
2.8.
Проектирование модуля контроллера ПДП
2.8.1. Разработка функциональной схемы модуля контролле-
ра ПДП
2.8.2. Выбор элементной базы модуля контроллера ПДП
2.8.3. Разработка принципиальной схемы модуля контролле-
ра ПДП
2.9.
Проектирование модуля контроллера прерываний
2.9.1.
Разработка функциональной схемы модуля контролле-
ра прерываний
2.9.2. Выбор элементной базы модуля контроллера прерыва-
ний
2.9.3. Разработка принципиальной схемы модуля контролле-
ра
прерываний
2.10.
Расчет надежности аппаратной части микропроцессорной сис-
темы
3.
Разработка программных модулей инициализации аппаратуры систе-
мы
3.1. Разработка структуры программной инициализации
аппаратуры
системы
3.2.
Программная инициализация модуля интерфейса пользователя
3.3.
Программная инициализация модуля интерфейса связи
3.4.
Программная инициализация модуля связи с объектом
3.5. Программная инициализация модуля контроллера ПДП
3.6. Программная инициализация модуля контроллера
прерываний
Заключение
Список
литературы
Перечень принятых сокращений
БА - буфер адреса
БД - буфер данных
БИС - большая интегральная схема
ВС - вычислительная система
ГТИ - генератор тактовых импульсов
ЗУ - запоминающее устройство
ИС - интегральная схема
МС - микросхема
МА - магистраль адреса
МД - магистраль данных
МУ - магистраль управления
МП - микропроцессор
МПК - микропроцессорный комплект
МПС - микропроцессорная система
ОЗУ - оперативное запоминающее устройство
ПДП - прямой доступ в память
ПИУ - программируемое интерфейсное устройство
ПЗУ - постоянное запоминающее устройство
ЦАП - цифро-аналоговый преобразователь
ЦП - центральный процессор
УВВ - устройство ввода-вывода
УСАПП - универсальный синхро-асинхронный приемопередатчик
ЭВМ - электронная вычислительная машина
Введение
Микропроцессоры и микропроцессорные
системы являются в настоящее время наиболее массовыми средствами вычислительной
техники.
Появление микропроцессорных БИС
позволило из-за их дешевизны, малых габаритов, массы, мощности потребления и
свойства программируемости функций решить проблему разработки малого числа БИС
для большого числа применений, внедрить вычислительную технику в те области, в
которых ранее она не использовалась.
Для обработки аналоговых и цифровых
сигналов разработана большая номенклатура микросхем, среди которых можно
отметить генераторы, усилители, аналого-цифровые и цифро-аналоговые
преобразователи, модуляторы, компараторы, переключатели тока и напряжения,
элементы выборки и хранения, фильтры, центральные процессорные элементы,
устройства управления вводом-выводом, программируемые последовательные и
параллельные интерфейсы, котроллеры прямого доступа к памяти, магистральные
приемопередатчики, блоки микропрограммного управления, приоритетного
прерывания, запоминающие устройства, многофункциональные синхронизирующие
устройства, программируемые таймеры и т. д. Большинство перечисленных схем и
устройств являются функциональными составными частями микропроцессорных
комплектов, в значительной степени определяя архитектуру микро-ЭВМ. Однако
практически любая микро-ЭВМ кроме основных функциональных БИС содержит и
значительное число микросхем средней и малой степени интеграции.
В рамках настоящего курсового
проекта разработана микропроцессорная система с заданными характеристиками.
Данная разработка ставит своей
целью ознакомление с принципами построения микропроцессорных систем, средств
связи с внешними устройствами.
Построение системы на одном из
простых микропроцессорных комплектов позволит в дальнейшем проектировать более
современные и быстродействующие устройства.
1.
Тематический обзор.
Магнитооптические накопители
С
увеличением размеров графических файлов растет спрос на внешнюю память,
выполненную по магнитооптической технологии. Новые технологические решения,
судя по всему, станут основополагающими при построении запоминающих устройств
со сменными носителями в 90-х годах.
С согласно закону Паркинсона
(применительно к средствам хранения информации), объем файлов увеличивается и
достигает емкости внешних запоминающих устройств. Вспомним те времена, когда
1,44-Мбайт флоппи-диски позволяли и хранить информацию, и обмениваться ею.
Однако очень скоро на них стало умещаться лишь несколько рисунков clip art .
Что касается издательского дела, то
здесь уже давно для хранения и обмена данными принято использовать 5,25- и
3,5-дюймовые диски фирмы SyQuest, объем которых составляет 44, 88 или 105
Мбайт. Эти широко распространенные диски быстры и удобны, однако, как и все
устройства SyQuest, включая новую модель объемом 270 Мбайт, имеет целый ряд
недостатков. Они подвержены ударным, механическим и электромагнитным
воздействиям и к тому же недешевы: их розничные цены колеблются от 70 до
100 долл. А ведь существуют более надежные и универсальные
запоминающие устройства со сменным носителем - магнитооптические (МО) диски.
Прежде всего отметим, что
МО-диски, изготовленные из
алюмиевых сплавов и заключенные в корпус из пластика, практически не подвержены
разрушению. Они не боятся воздействию повышенных и пониженных температур,
электромагнитных излучений, ударных воздействий и загрязнения. Не менее важны
их невысокая цена (розничная менее 40 долл.), продолжительный срок
хранения данных (15 лет) и, наконец, повышенная вместимость. Неформатированные
3.5-дюймовые (односторонние) диски вмещают 128 Мбайт, а неформатированные
5,25-дюймовые (на двух сторонах) 1,3 Гбайт, что соответствует стандартным
форматам ISO. С появлением новых стандартов емкость
носителей еще больше увеличится: к 1995 г. 3.5-дюймовый диск будет содержать
500 Мбайт информации, а 5,25-дюймовый 2,3 Гбайт.
В настоящее время самым
существенным недостатком перезаписываемых МО-дисков является их меньшее
быстродействие по сравнению с устройствами SyQuest и жесткими дисками,
поскольку стирание и запись осуществляются за два прохода. Время доступа пока
еще великовато для работы с мультимедиа (оно не должно превышать 20 мс), но
неуклонно уменьшается; для многих МО-устройств этот показатель уже
сейчас составляет около 50 мс.
Как положительное свойство
магнитооптических дисков следует отметить их повышенную надежность. Вероятность
вывода диска из строя невелика, поскольку головки чтения/записи никогда с
ним не соприкасаются. Благодаря своей долговечности и надежности эти диски
хорошо подходят для хранения и транспортировки больших графических файлов. И
хотя 5,25-дюймовые МО-диски вмещают значительные объемы информации (что
делает их идеальными для хранения больших баз данных), в издательских фирмах и
сервисных бюро носители SyQuest начинают заменяться именно на 3,5дюймоьые
магнитооптические диски.
Премудрости технологии
Как следует из названия, в
перезаписываемых МО-дисках используются магнитная и оптическая технологии. Установленный
в дисководе лазер при записи нагревает поверхность диска, а электромагнит
изменяет намагниченность битовых полей. При считывании диск сканируется
"холодным" лучом меньшей мощности, а специальные датчики улавливают
отраженный от поверхности диска луч и определяют его поляризацию.
В некоторых своих 5,25-дюймовьи
МО-дисководах фирма Рanasonic использует собственную технологию phase change
(изменение фазового состояния). Эта технология позволяет считывать и записывать
данные за один проход вместо двух, что вдвое сокращает время доступа. Однако
записанные таким образом диски несовместимы с традиционными магнитооптическими
устройствами.
Кроме перезаписываемых МО-дисков
существуют и другие оптические запоминающие устройства со сменными носителями.
Рассмотрим их подробнее.
Вероятно, наиболее известными
оптическими дисками являются CD-ROM, вмещающие до 650 Мбайт информации. Для их
считывания используется лазерный луч. Эти диски, предназначенные только для
чтения, обычно продаются с заранее записанной на них информацией:
справочниками, картинками clip art, наборами шрифтов и фотографиями. В
последнее время все большую популярность приобретают записываемые
компакт-диски.
Технология WORM (write-once, read-many - однократная
запись, многократное считывание) в наибольшей степени подходит для архивации.
Устройства WORM сохраняют информацию на сменных носителях аналогично тому, как
это делается в МО-дисководах. Данные же записываются однократно, поскольку
здесь не допускается повторная запись в один и тот же сектор. При коррекции
файлы сохраняются в других секторах, что позволяет восстанавливать историю
внесенных исправлений. Емкость носителей диаметром 5,25 дюйма превышает 1 Гбайт - так же, как и на перезаписываемых МО-дисках. Широкое
распространение получают и иные оптические накопители. Например,
многофункциональные дисководы способны работатъ как с WORM, так и с
магнитооптическими дисками, что
расширяет область их применения. В дисковые автоматы (jukebox) можно устанавливать от 5 до 150
оптических дисков различных типов, включая WORM и МО-диски. В
результате объем сменной внешней памяти
увеличивается до нескольких гигабайт, что
бывает нужно в сети.
Наконец, существуют флоптические
дисководы, в которых сочетаются обе технологии оптическая и магнитная. Чтение
и запись осуществляются здесь магнитным способом, позиционирование же
реализуется с помощью оптических средств. При такой технологии повышается емкость диска. Эти устройства могут считывать обычные 1,44-Мбайт гибкие диски, а на специальных флоптических дисках записывают в 14 раз больше данных, т. е.
21 Мбайт. Со временем емкость флоптических дисков будет увеличена до 80 Мбайт.
Итак, сменные оптические диски
разных типов служат разным целям. Если
вы занимаетесь издательской деятельностью или обработкой графической информации и собираетесь заменять устаревшие накопители SyQuest на что-либо более долговечное и
надежное, то, возможно, вас заинтересуют З.5-дюймовые магнитооптические
дисководы.
Что искать
3.5-дюймовые накопители предлагают многие поставщики, но число производителей самих дисководов (механизмов) невелико (среди них фирмы Chinon, Epson, Fujitsu, Ricoh и Sony). Некоторые производители, например Sony и Ricoh, продают изделия под своей маркой, а такте поставляют их
другим компаниям, в частности Focus Enhancements и La Cie, которые собирают дисковые подсистемы,
добавляя к ним кабели и
источники питания.
Дисководы других производителей, скажем, фирмы Epson,
поставляются только под торговыми марками реселлеров. В таблице представлены лишь внешние модели, но большинство поставщиков
предлагают н встраиваемые устройства.
Мы рассматриваем здесь накопители с
интерфейсом SCSI, способные работать на обеих платформах РС и Macintosh, поскольку многие издательства используют и те и другие машины. В большинстве случаев SCSI-интерфейс позволяет подключаться к любой системе и устанавливать накопители одной модели на все машины в офисе. Однако не забывайте, что файлы,
сохраненные на МО-дисках, аналогичны файлам на обычных гибких дисках их переносимость с одной
платформы на другую обеспечивается лишь
посредством специальной преобразующей утилиты.
Сегодня уже сформированы стандарты
форматов данных для магнитооптических накопителей. Все перечисленные в таблице
дисководы удовлетворяют стандарту ISO на
емкость 128 Мбайт, поэтому файлы, записанные, например, из дисководе фирмы Ricoh, могут быть считаны с помощью
устройства фирмы Pinnacle Micro, Mass Microsystems или любого другого, подключенного к компьютеру,
работающему на той же платформе. Фирма
MOST (Mass
Optical Storage Technologies) выпускает дисководы, использующие односторонние диски объемом 266
Мбайт, однако они не читаются на дисководах, поддерживающих стандарт ISO (128 Мбайт). Если вы собираетесь
пользоваться 256-Мбайт накопителем, в вашем распоряжении - устройства,
предлагаемые множеством компаний, в числе которых Micro Design International и Ocean Microsystems.
При выборе накопителя необходимо
выяснить время доступа - интервал между выдачей запроса и тем моментом, когда
устройство считает и выдаст данные. Оно складывается из среднего времени поиска
и запаздывания.
Время поиска сростом скорости
вращения диска уменьшается. Немаловажно и запаздывание - время, за которое
головка чтения/записи попадает на нужный сектор, составляющее приблизительно
половину периода оборота диска.
Учтите, что поставщики могут
указывать как время поиска, так и время доступа, но не оба эти параметра. Для
быстродействующих дисководов обычно указывается время доступа, а для более
медленных - поиска. Вам же нужно знать время доступа - только оно полностью
характеризует быстродействие дисковода.
На скорость работы
магнитооптических дисководов также влияет объем встроенной в них буферной
(КЕШ-) памяти. При ее наличии увеличивается быстродействие накопителя. Однако,
как и для жестких дисков, очень большой объем буферной памяти не требуется:
оптимальный размер для 3.5-дюймовых дисководов - 256 Кбайт.
Следующий важный показатель -
скорость передачи данных или, другими словами , скорость, с которой информация
считывается и записывается на диск. Ее также называют скоростью непрерывной
передачи данных при считывании. Не нужно путать этот показатель с пиковой
скоростью - предельной скоростью передачи информации по шине SCSI. Для пользователя последняя не
имеет значения, так как не влияет на быстродействие магнитооптических
накопителей.
И, конечно же, не забывайте о
гарантийном обслуживании этих устройств. Многие производители предусматривают
возможность возврата изделия в течение 30 дней, однако важнее иметь
продолжительный срок гарантии. Чаще всего гарантия дается на один год, но
иногда и на три года.
В заключение отметим, что выбор
оптического накопителя со сменным носителем должен быть целенаправленным:
необходимо четко представлять себе, для чего он приобретается. Большинство специалистов
в области электронного издательского дела выберут перезаписываемые 3.5-дюймовые
МО-дисководы, обеспечивающие требуемую вместимость, безопасность и гибкость для
хранения и обработки графической информации.
2. Проектирование аппаратной
части микропроцессорной системы
2.1. Разработка структуры микропроцессорной системы
Проектирование новой микро-ЭВМ обычно начинается
с описания ее архитектуры, представляющей собой модель микро-ЭВМ с точки зрения
программиста. Модель в процессе проектирования преобразуется в структуру
микро-ЭВМ, определяющую состав, назначение и взаимные связи необходимых
аппаратурных компонентов, реализующих желаемую архитектуру.
В последнее время наибольшее
распространение получил принцип модульной организации вычислительных систем.
Среди способов организации связи элементов внутри модулей и между модулями в
системе можно выделить два: с помощью произвольных связей, реализующих принцип “каждый с каждым”, и с помощью
упорядоченных связей ( магистральный ), позволяющий минимизировать число
связей.
Наиболее распространенной является
схема микро-ЭВМ, имеющая две или три общие магистрали, к которым под
воздействием устройства управления могут поочередно подключаться входящие в
микропроцессор узлы. Такая структура требует ограниченного числа внешних
контактов, но обмен информацией между узлами и блоками должен осуществляться в
определенной последовательности.
В микро-ЭВМ процессор строится на БИС, образующих
базовый МП-комплект. Процессор микро-ЭВМ может быть реализован в виде одной
(однокристальный микропроцессор) или нескольких БИС (многокристальный
микропроцессор).
Для построения остальных блоков микро-ЭВМ
используются специализированные БИС или ИС средней степени интеграции. Основные
типы ИС, применяемых в микро-ЭВМ, могут быть отнесены к одной из четырех групп:
базовый микропроцессорный комплект (МПК) ИС; ИС запоминающих устройств; ИС
устройств ввода-вывода информации в микропроцессор; ИС для связи микро-ЭВМ с
объектами управления.
В соответствии с разработкой специализированных
ИС для различных блоков микро-ЭВМ структурная схема ее может быть представлена
как совокупность функциональных блоков (рис. 1), соединенных между собой в соответствии с
требованиями интерфейсов. В приведенной схеме обработку информации осуществляет
микропроцессор, синхронизируемый тактовыми импульсами устройства синхронизации.
Обмен информацией между микропроцессором и остальными блоками микро-ЭВМ
осуществляется по трем магистралям: адресной, данных и управляющей.
Дисплей
Клавиатура
ЦП ЗУ
МИП
ç===============================================è
Системная
шина
МИС МКН МСО
Рис. 1. Обобщенная структура микропроцессорной системы
где ЦП - центральный процессор на основе
микропроцессора;
ЗУ - полупроводниковая память (ОЗУ,ПЗУ);
МИП - модуль интерфейса пользователя;
МКН - модуль контроллеров прерываний и ПДП;
МИС - модуль интерфейса связи;
МСО - модуль связи с объектом;
Системная шина включает в себя три
магистрали: адреса, данных и управления.
Магистраль адреса (МА) служит для передачи
кода адреса , по которому проводится обращение к устройствам памяти,
ввода-вывода и другим внешним устройствам, подключенным к микропроцессору.
Обрабатываемая информация и результаты вычислений передаются по магистрали
данных (МД). Магистраль управления (МУ) передает управляющие сигналы
на все блоки микро-ЭВМ, настраивая на нужный режим устройства, участвующие в
выполняемой команде.
Использование в микро-ЭВМ трех магистралей
обеспечивает высокое быстродействие и упрощает процесс вычислений. Возможно
построение микро-ЭВМ с одной или двумя магистралями, по которым последовательно
передаются код адреса и обрабатываемая информация, но при этом увеличивается
время выполнения команды и усложняется организация обмена между узлами.
2.2. Выбор микропроцессора
Одним из основных критериев при
выборе МП является быстродействие. Так как к проектируемой системе не
предъявляются высокие требования, то можно выбрать микропроцессор со средним
быстродействием. Выберем микропроцессор из МПК серии КР580.
Микропроцессорный комплект серии
КР580 является одним из распространенных комплектов БИС, позволяющий создавать
эффективные вычислительные устройства, ориентированные на реализацию
вычислительных задач и устройств управления. Основу комплекта составляет
однокристальный МП КР580ВМ80. Кроме МП в состав серии КР580 входит большое
число БИС, позволяющих относительно просто подключать к МП различные
устройства, организовывать быстрый обмен информацией между блоками ЭВМ.
Изучение особенностей построения микро-ЭВМ на МПК серии КР580 позволит легко
освоиться с работой других аналогичных МПК.
Микропроцессорный комплект КР580 включает в себя
микросхемы:
1. Микропроцессорная БИС. 2.
Программируемое устройство ввода-вывода параллельной информации различного
формата КР580ВВ55.
3. Программируемый блок приоритетного прерывания
КР580ВН59.
4. Программируемое устройство прямого
доступа к памяти КР580ВТ57.
5. Интегральный таймер КР580ВИ53. 6. Универсальный
синхронно-асинхронный программируемый приемопередатчик КР580ВВ51. 7.
Программируемый контроллер клавиатуры КР580ВВ79. 8. Системный контроллер
КР580ВН28.
Схемы выполнены по n-МОП технологии, входные и выходные сигналы
соответствуют уровням работы ТТЛ-схем. Микро-ЭВМ, построенная на базе
комплекта, работает с тактовой частотой до 2 МГц. Схемы программируются с
помощью фиксированного набора команд МП БИС КР580ВМ80.
Микропроцессорная БИС КР580ВМ80 представляет
собой однокристальный 8-разрядный МП с двумя магистралями: однонаправленной
16-разрядной адресной магистралью (МА), двунаправленной 8-разрядной магистралью
данных (МД), и 12 сигналами управления ( шесть входных и шесть выходных ). МП
применяется в качестве центрального процессора в устройствах обработки данных и
управления. Канал адреса обеспечивает прямую адресацию внешней памяти объемом
до 65535 байт, 256 устройств ввода и 256 устройств вывода.
Микропроцессорная БИС рассчитана на выполнение
логических и арифметических операций с 8-разрядными числами в двоичной и
десятичной системах счисления, а также операций с двойной разрядностью ( с
16-разрядными числами ).
2.3.
Проектирование центрального процессора
2.3.1.
Разработка функциональной схемы центрального процессора
Основным элементом модуля
центрального процессора является микропроцессор. Однако отдельный микропроцессор не может выполнить возложенные на него
функции. МП выполняет команды по машинным циклам, которые в свою очередь
выполняются по машинным тактам. Таким образом необходимо устройство, которое
генерирует эти такты с определенной частотой. Этим устройством является
генератор тактовых импульсов (ГТИ).
Обмен информацией между МП и другими устройствами
организуется с помощью трех магистралей: МА, МД и МУ. Ввиду малой нагрузочной
способности, а также ограниченного числа выводов МП необходимо использовать
дополнительные схемы для организации этих магистралей. Эти функции могут взять
на себя буферные схемы, к которым можно отнести также системный контроллер. Он
помимо согласующих функций выполняет функцию формирования дополнительных
сигналов управления. Таким образом из полученных функциональных блоков можно
составить функциональную схему центрального процессора (рис. 2 ).
ГТИ МП
БС СК
ç============================================è
Системная магистраль
Рис. 2. Функциональная схема центрального процессора
где ГТИ - генератор тактовых
импульсов,
МП - микропроцессор,
БС - буферные схемы,
СК - системный
контроллер.
2.3.2. Выбор элементной базы центрального процессора
В пункте 2.2 курсового проекта был произведен
выбор МП и МПК на его основе.
В МПК серии К580 процессор вместе с устройством
управления реализован в виде отдельной БИС и имеет фиксированные разрядность и
систему команд, “зашитую” в БИС МП.
Функциональное назначение выводов
МП К580ВМ80 приведено в таблице 1.
Таблица 1
Вывод
|
Обозначение
|
Тип вывода
|
Функц. назначение выводов
|
1,25-27,
29-40
|
А10, А0-А2,
А3-А9, А15,
А12-А14, А11
|
Выходы
|
Канал адреса
|
2
|
GND
|
-
|
Общий
|
3-10
|
D4-D7, D3-D0
|
Входы (выходы)
|
Канал данных
|
11
|
UIO
|
-
|
Напряжение питания -5 V
|
12
|
RESET
|
Вход
|
Установка в начальное состояние
|
13
|
HOLD
|
Вход
|
Захват
|
14
|
INT
|
Вход
|
Запрос прерывания
|
15,22
|
C1, C2
|
Входы
|
Тактовые импульсы
|
16
|
INTE
|
Выход
|
Разрешение прерывания
|
17
|
DBIN
|
Выход
|
Прием информации
|
18
|
-WR
|
Выход
|
Выдача информации
|
19
|
SYNC
|
Выход
|
Сигнал синхронизации
|
20
|
UCC1
|
-
|
Напряжение питания +5 V
|
21
|
HLDA
|
Выход
|
Подтверждение захвата
|
23
|
RDY
|
Вход
|
Сигнал “Готовность”
|
24
|
WAIT
|
Выход
|
Сигнал “Ожидание”
|
28
|
USS2
|
-
|
Напряжение питания +12 V
|
Для синхронизации работы
микропроцессора необходим ГТИ. В МПК серии К580 данную функцию выполняет МС
КР580ГФ24. Этот генератор формирует две фазы С1, С2 с положительными импульсами,
сдвинутыми во времени, амплитудой 12В и частотой 0.5-3.0 Мгц.
Функциональное назначение выводов
МС КР580ГФ24 приведено в таблице 2.
Таблица 2
Вывод
|
Обозначение
|
Тип вывода
|
Функц. Назначение выводов
|
1
|
SR
|
Выход
|
Установка в исходное состояние микропроцессора и системы
|
2
|
-RESIN
|
Вход
|
Установка 0
|
3
|
RDYIN
|
Вход
|
Сигнал “Готовность”
|
4
|
RDY
|
Выход
|
Сигнал “Готовность”
|
5
|
SYNC
|
Вход
|
Тактовый сигнал синхронизации
|
6
|
C
|
Выход
|
Тактовый сигнал синхронизации с фазой С2
|
7
|
-STB
|
Выход
|
Стробирующий сигнал состояния
|
8
|
GND
|
-
|
Общий
|
9
|
UCC2
|
Вход
|
Напряжение питания +12 В
|
10
|
C2
|
Выход
|
Тактовые сигналы - фаза С2
|
11
|
C1
|
Выход
|
Тактовые сигналы - фаза С1
|
12
|
OSC
|
Выход
|
Тактовые сигналы опорной частоты
|
13
|
TANK
|
Вход
|
Вывод для подключения колебательного контура
|
14,15
|
XTAL1,
XTAL2
|
Вход
|
Выводы для подключения резонатора
|
16
|
UCC1
|
Вход
|
Напряжение питания +5 В
|
Согласно функциональной схеме ЦП в его структуру
входит системный контроллер. Системный контроллер в МПК серии К580 (КР580ВК28)
выполняет функции формирователя управляющих сигналов и восьмиразрядного буфера
МД.
Функциональное назначение выводов МС КР580ВК28
приведено в таблице 3.
Таблица
3
Вывод
|
Обозначение
|
Тип вывода
|
Функц. назначение выводов
|
1
|
-STB
|
Вход
|
Стробирующий
сигнал состояния
|
2
|
HLDA
|
Вход
|
Подтверждение захвата
|
3
|
-WR
|
Вход
|
Выдача информации
|
4
|
DBIN
|
Вход
|
Прием информации
|
5,7,
9,11,13,16,
18,20,6,
|
DB4,DB7,
DB3,DB2,DB0,DB1
DB5,DB6
|
Выход/
Вход
|
Канал данных системы
|
6,8,10,12,
15,17,19,21
|
D4,D7,D3,D2,
D0,D1,D5,D6
|
Вход/
Выход
|
Канал данных микропроцессора
|
14
|
GND
|
-
|
Общий
|
22
|
-BUSEN
|
Вход
|
Управление передачей данных и выдачей сигналов
|
23
|
-INTA
|
Выход
|
Подтверждение
запроса прерывания
|
24
|
-MEMR
|
Выход
|
Чтение из ЗУ
|
25
|
-IOR
|
Выход
|
Чтение из УВВ
|
26
|
-MEMW
|
Выход
|
Запись в ЗУ
|
27
|
-IOW
|
Выход
|
Запись в УВВ
|
28
|
UCC
|
Вход
|
Напряжение питания
|
В виду малой нагрузочной способности магистралей
микро-ЭВМ в схеме необходимо использовать буферные элементы. В качестве буферов
МА выберем МС К555АП5, в качестве буферов МУ - К555АП3.
Функциональное назначение выводов данных МС
приведено в табл. 4 и в
табл. 5 соответственно.
Таблица 4
Вывод
|
Обозначение
|
Тип вывода
|
Функц. назначение выводов
|
1,19
|
-ЕО
|
Вход
|
Управление передачей данных
|
2,4,6,8,
11,13,15,17
|
А0-А3
А0-А3
|
Вход/
Выход
|
Канал адресов микропроцессора
|
3,5,7,9,
12,14,16,18
|
В0-В3
В0-В3
|
Вход/
Выход
|
Канал адресов системы
|
Таблица 5
Вывод
|
Обозначение
|
Тип вывода
|
Функц. Назначение выводов
|
1,19
|
-ЕО
|
Вход
|
Управление передачей данных
|
2,4,6,8,
11,13,15,17
|
А0-А3
А0-А3
|
Вход
|
Канал управления
|
3,5,7,9,
12,14,16,18
|
В0-В3
В0-В3
|
Выход
|
Канал управления
|
Таким образом в схему ЦП будут входить:
микропроцессор КР580ВМ80, генератор тактовых импульсов КР580ГФ24 (с элементами
схемы включения), системный контроллер КР580ВК28, буферы МА и МУ.
2.3.3.
Разработка принципиальной схемы центрального процессора
Разработку схемы (рис. 3) начнем с определения
соединения микропроцессора КР580ВМ80 с ГТИ КР580ГФ24.
Для работы ГТИ потребуется его собственная схема
включения, которая содержит кварцевый резонатор и схему установки нуля. Схема
кварцевого резонатора состоит из последовательно соединенных конденсатора С1
емкостью 10пФ и кварца BQ1,
работающего с частотой 18,5 МГц. Кварцевый резонатор подключается к выводам XTAL1 и XTAL2 микросхемы КР580ГФ24. Схема
установки нуля содержит параллельно соединенные диод D1 и резистор R1 сопротивлением 100 кОм.
Генератор формирует:
· две фазы С1 и С2 с положительными
импульсами, сдвинутыми во времени. Эти сигналы далее идут на одноименные входы
микропроцессора;
· тактовые сигналы опорной частоты,
которые с выхода OSC идут на
схему буфера АП3 и далее на МА. Сигнал OSC используется при необходимости в микропроцессорной
системе.
· стробирующий сигнал состояния -STB при наличии на входе SYNC напряжения высокого уровня, поступающего
с выхода микропроцессора в начале каждого машинного цикла. Сигнал -STB используется для занесения
информации состояния микропроцессора в микросхему КР580ВК28 для формирования
управляющих сигналов.
Для согласования работы
микропроцессора с другими устройствами сигнал RDYIN , поступающий на вход ГТИ с шины
управления , синхронизируется по фазе С2 на выходе RDY.
Выходной сигнал SR используется для установки в исходное состояние
микропроцессора и других микросхем в системе.
Схема установки нуля, подключенная ко входу -RESIN генератора, управляется сигналом RESET, поступающим с МУ.
Далее определим схему включения системного
контроллера. Системный контроллер состоит из двунаправленной буферной схемы
данных, регистра состояния и дешифратора управляющих сигналов. Восьмиразрядная параллельная буферная схема данных
принимает информацию с канала данных микропроцессора по выводам D0-D7 и передает в регистр состояния
информацию состояния; в цикле записи по сигналу -WR, поступающему от МП, по выводам DB0-DB7 выдает данные на системный канал
данных; в цикле чтения по сигналу микропроцессора DBIN принимает данные с системного канала по выводам DB0-DB7 и передает по выводам D0-D7 на канал данных микропроцессору.
Регистр состояния по входному сигналу -STB, поступающему от ГТИ, фиксирует
информацию состояния микропроцессора в такте Т1 каждого машинного цикла МП.
Дешифратор управляющих сигналов формирует один из
управляющих сигналов в каждом машинном цикле: при чтении ЗУ - сигнал -MEMR, при записи в ЗУ - сигнал -MEMW,
при чтении из УВВ - сигнал - IOR, при записи в УВВ - сигнал -IOW, при подтверждении запроса
прерывания - сигнал -INTA.
Асинхронный сигнал -BUSEN управляет выдачей данных с буферной
схемы и управляющих сигналов с дешифратора.
Таким образом схема включения МП и системного
контроллера будет определяться их взаимодействием, одноименные выводы
необходимо объединить напрямую.
Далее определим подключение оставшихся выводов
микропроцессора КР580ВМ80.
16-разрядный канал адреса МП необходимо подключить
к МА микропроцессорной системы. Подключение осуществляется через два адресных
буфера: младшие 8 разрядов подключаются на первую микросхему АП5, старшие 8
разрядов - на вторую.
Выводы WAIT и INTE
остаются незадействованными.
Далее определим работу буфера МУ. Микросхема АП3
всегда находится в активном состоянии, так как на ее входы -EO подан “логический 0”. Микросхема обеспечивает прием с шины управления сигналов: -RDYIN, -INT, -HOLD, AEN и выдачу в схему ЦП сигналов RDYIN, INT, HOLD, -AEN,
а также прием управляющих сигналов из ЦП : OSC, CLK, RES, HLDA и выдачу на магистраль управления
сигналов OSC,
CLK, -RES, -HLDA.
2.3.4.
Временные диаграммы обмена данными по системной шине центрального процессора
Запись
SA0-SA15
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
SD0-SD7
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
-MEMW
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
READY
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
Чтение
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
SA0-SA15
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
SD0-SD7
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
-MEMR
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
READY
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
Рис. 4
Аналогично строятся временные
диаграммы для сигналов -IOW и
-IOR, но на шину адреса выставляются
разряды SA0-SA7.
2.4.
Разработка модуля памяти
2.4.1.
Разработка функциональной схемы модуля памяти
Согласно заданию необходимо разработать модуль
памяти со следующими характеристиками:
объем ПЗУ - 32К, адреса 0000h-7FFFh,
объем ОЗУ - 24К. адреса 8000h-dFFFh.
Все адресное пространство микропроцессора К580ВМ80 ( 64
килобайта ) можно разбить на 8 сегментов по 8 килобайт каждый (рис. 5).
E000h-FFFFh
|
Не используется
|
|
C000h-DFFFh
|
ОЗУ3
|
|
A000h-BFFFh
|
ОЗУ2
|
24 килобайта
|
8000h-9FFFh
|
ОЗУ1
|
|
6000h-7FFFh
|
ПЗУ4
|
|
4000h-5FFFh
|
ПЗУ3
|
32 килобайта
|
2000h-3FFFh
|
ПЗУ2
|
|
0000h-1FFFh
|
ПЗУ1
|
|
Рис.
5
Первые четыре сегмента будет
занимать микросхемы ПЗУ , следующие три - микросхемы ОЗУ.
Так как объем отдельных микросхем,
составляющих модуль ЗУ, меньше объема всего модуля, то в схеме необходим
дешифратор адреса, который дешифрирует старшие разряды шины адреса, и
осуществляет выбор конкретной МС модуля.
Микросхемы модуля ЗУ создают
большую нагрузку на системную магистраль микро-ЭВМ, поэтому в схеме необходимы
буферные элементы.
Таким образом получаем
функциональную схему модуля памяти.
(рис. 6).
ПЗУ
ОЗУ
ДА
БД
БА
Системная магистраль
ç===================================è
Рис. 6. Функциональная схема модуля памяти
где БД - буфер магистрали данных,
БА - буфер магистрали адреса,
ДА - дешифратор адреса.
2.4.2.
Выбор элементной базы модуля памяти
В проектируемой микро-ЭВМ шина
данных восьмиразрядная, поэтому будем выбирать МС такой же разрядности.
В качестве ПЗУ выберем МС К573РФ81А (
репрограммируемое ПЗУ с электрической записью информации и стиранием информации
ультрафиолетовым светом на основе nМОП-структур ).
Классификационные параметры микросхемы К573РФ81А:
· информационная емкость - 128 Кбит
· организация - 16К*8
· время выборки адреса - 350 нс
· время выборки разрешения - 150 нс
· задействованы все адреса, кроме А14
Назначение выводов микросхемы
К573РФ81А: Таблица 6
Выводы
|
Назначение
|
Обозначение
|
2,3-10,
21,23,24,
25,26,27
|
Адресные входы
|
А12,А7-А0
А10,А11,А9
А8,А13,А14
|
11-13,
15-19
|
Входы -выходы данных
|
DIO0-DIO2,
DIO3-DIO7
|
20
|
Выбор микросхемы
|
-CS
|
22
|
Разрешение по выходу
|
-CEO
|
28
|
Напряжение питания
|
Ucc
|
1
|
Напряжение программирования
|
Upr
|
14
|
Общий
|
0 В
|
Таблица истинности микросхемы
К573РФ81А: Таблица 7
-CS
|
-CEO
|
A0-A14
|
UPR
|
DIO0-DIO7
|
Режим работы
|
H
|
X
|
X
|
UCC
|
Roff
|
Хранение (невыбор)
|
L
|
L
|
A
|
UCC
|
Входные данные в прямом коде
|
Считывание
|
L
|
H
|
A
|
UCC
|
Roff
|
Отключение выходов
|
L
|
H
|
A
|
18+0.5 B
|
Входные данные в прямом коде
|
Программирование
|
H
|
H
|
A
|
18+0.5 B
|
Roff
|
Запрет программирования
|
В качестве ОЗУ выберем МС К537РУ17 (статическое
асинхронное ОЗУ на основе КМОП-структур).
Классификационные параметры МС К537РУ17:
· Информационная емкость - 64 Кбит
· Организация - 8К*8
· Время выборки адреса - не более 200
нс
· Выход - три состояния
Назначение выводов микросхемы
К537РУ17: Таблица 8
Выводы
|
Назначение
|
Обозначение
|
2,3-10,
21,23,24,25
|
Адресные входы
|
А12,А7-А0
А10,А11,А9,А8
|
11-13,
15-19
|
Входы -выходы данных
|
DIO0-DIO2,
DIO3-DIO7
|
20,26
|
Выбор микросхемы
|
-CS1,CS2
|
22
|
Разрешение по выходу
|
-CEO
|
27
|
Сигнал записи - считывания
|
-WR/RD
|
28
|
Напряжение питания
|
Ucc
|
1
|
Свободный
|
---
|
14
|
Общий
|
0 В
|
Таблица истинности микросхемы
К537РУ17: Таблица 9
-CS1
|
CS2
|
-CEO
|
-WR/RD
|
A0-A12
|
DIO0-DIO7
|
Режим работы
|
M
|
M
|
X
|
X
|
X
|
Roff
|
Хранение
|
L
|
H
|
X
|
L
|
A
|
L
|
Запись 0
|
L
|
H
|
X
|
L
|
A
|
H
|
Запись 1
|
L
|
H
|
L
|
H
|
A
|
Данные
в прямом коде
|
Считывание
|
L
|
H
|
H
|
H
|
A
|
Roff
|
Запрет выхода
|
Примечание: М - Любая комбинация уровней или
сигналов, отличная от -CS1=L, CS2=H.
Для выбора конкретной МС в модуле памяти потребуется
дешифратор. Для этой цели выберем МС К555ИД7.
Данная микросхема представляет собой дешифратор 3*8 с
инверсией по выходу.
В виду малой нагрузочной способности системной
магистрали в схеме необходимы буферные элементы. Выберем МС К555АП6.
Данная МС представляет собой двунаправленный
восьмиразрядный буфер.
2.4.3.
Разработка принципиальной схемы модуля памяти
В модуль памяти будут входить две МС ПЗУ, три МС
ОЗУ, дешифратор, два элемента “ИЛИ”, три буфера (два на шину адреса и один на
шину данных)
(рис. 7).
Поскольку число разрядов в слове
модуля и в слове ИС ЗУ совпадает, то необходимо объединить одноименные
информационные входы (выходы) всех ИС ЗУ и сделать их соответствующими входами
(выходами) модуля. Одноименные адресные входы всех ИС следует объединить и
сделать их младшими адресными входами модуля. Оставшиеся старшие адресные входы
модуля следует подать на входы дешифратора выбора ИС, число входов которого в
нашем случае равно трем, а число выходов - восьми (кол-во сегментов по 8 килобайт).
В нашем модуле памяти используются ПЗУ емкостью
16 килобайт, поэтому 1 и 2, 3 и 4 выходы дешифратора необходимо объединить по
“И” и полученные сигналы подать на входы -CS ИС ПЗУ. Выходы 5,6,7 дешифратора необходимо подать
на входы -CS1 ИС ОЗУ.
Сигналы SA14 и SA15 шины
адреса можно пустить в обход буфера адреса сразу на дешифратор, так как они
сильно не нагружены. Освободившиеся два разряда можно использовать для сигналов
-MEMR и
-MEMW шины управления.
Сигнал -MEMR подается на входы -СЕО ИС ОЗУ и ПЗУ, а также на вход TF буфера шины данных.
Сигнал -MEMW подается
на входы -WR/RD
ИС ОЗУ.
Сигнал Лог. “1” подается на входы: TF буферов шины адреса, SE1 дешифратора, UPR МС ПЗУ, CS2 МС ПЗУ.
Сигнал GND (“земля”) подается на входы -EO буферов, -SE2 и -SE3 дешифратора, А14 МС ПЗУ.
2.5.
Проектирование модуля интерфейса пользователя
2.5.1.
Разработка функциональной схемы модуля интерфейса пользователя
Согласно варианту задания необходимо разработать
модуль интерфейса пользователя со следующими характеристиками:
количество клавиш в клавиатуре -
32;
количество знакомест дисплея -
12.
Модуль интерфейса пользователя должен
обеспечивать ввод информации с клавиатуры и вывод информации на дисплей .
Выполнение этих функций должно взять на себя программируемое интерфейсное
устройство ( ПИУ ). Микросхема должна состоять
из двух функционально автономных частей: клавиатурной и дисплейной.
Модуль интерфейса пользователя занимает
определенный адрес в адресном пространстве устройств ввода-вывода. Для
определения обращения микропроцессора к модулю в схеме необходим дешифратор
адреса.
Для согласования по нагрузке МС ПИУ с системной
шиной, клавиатурой и дисплеем потребуются соответствующие буферные схемы.
Таким образом получаем функциональную схему (рис.
8):
Клавиатура
К БК
ПИУ Дисплей
БД
Д
БДх ДА
БУ
Системная шина
ç================================================è
Рис.
8
где ПИУ - программируемое интерфейсное устройство;
К - клавиатурная часть ПИУ;
Д - дисплейная часть ПИУ;
БК - буфер клавиатуры;
БД - буфер дисплея;
БДх - буфер шины данных;
ДА - дешифратор адреса;
БУ - буфер шины упраления.
2.5.2.
Выбор элементной базы модуля интерфейса пользователя
В микропроцессорном комплекте серии К580
программируемым интерфейсным устройством является МС К580ВВ79. Она
предназначена для ввода и вывода информации в системах, выполненных на основе
микропроцессоров К580ВМ80 и К1810ВМ86. Функциональное назначение выводов МС
К580ВВ79 приведено в таблице 10.
Таблица 10
Вывод
|
Обозначение
|
Тип вывода
|
Функц. назначение выводов
|
8,7,6,5,2,
1,39,38
|
RET7-RET0
|
Вход
|
Входы линий возврата
|
36
|
SH
|
Вход
|
Сигнал сдвига
|
37
|
V/-STB
|
Вход
|
Сигнал управления
|
10
|
R
|
Вход
|
Сигнал чтения
|
11
|
W
|
Вход
|
Сигнал записи
|
21
|
NS/-D
|
Вход
|
Управление записью/чтением
|
22
|
CS
|
Вход
|
Выбор микросхемы
|
3
|
CLK
|
Вход
|
Тактовые импульсы
|
9
|
CLR
|
Вход
|
Установка в исходное состояние
|
19,18,17,16
15,14,13,12
|
D7-D0
|
Вход/Выход
|
Канал данных
|
24-27
|
DSPA3-DSPA0
|
Выход
|
Канал А
|
28-31
|
DSPB3-DSPB0
|
Выход
|
Канал B
|
23
|
BD
|
Выход
|
Гашение отображения L-уровня
|
35,34,33,32
|
S3-S0
|
Выход
|
Сканирование клавиш клавиатуры или набора датчиков и
дисплея
|
4
|
INT
|
Выход
|
Прерывание
|
40
|
UCC
|
-
|
Напряжение питания +5В
|
20
|
GND
|
-
|
Общий
|
Микросхема состоит из двух частей: клавиатурной и
дисплейной.
Клавиатурная часть обеспечивает ввод информации в
микросхему через “линии возврата” RET7-RET0 с клавиатуры, а также ввод по стробирующему сигналу. Для
хранения вводимой информации в микросхеме предусмотрен обратный механизм -
оперативное запоминающее устройство ( ОМ-ОЗУ ) емкостью 8 байт. Последний
работает по принципу “первый вошел - первый вышел”.
При наличии информации в ОМ-ОЗУ микросхема
вырабатывает сигнал “Запрос прерывания” INT, а в случае ввода или чтения более восьми символов-
сигналы (флаги ) переполнения или переопустошения.
В клавиатурной части микросхемы предусмотрен
специальный режим обнаружения ошибок при замыкании двух и более клавиш, а также
введена схема устранения дребезга при замыкании (размыкании) клавиш.
Дисплейная часть может сопрягаться с 8- и 16-
разрядными цифровыми или алфавитно-цифровыми дисплеями. Вывод информации
происходит по двум 4-разрядным каналам DSPA3-DSPA0 и DSPB3-DSPB0 в виде двоичного кода.
Для хранения информации, подлежащей отображению,
в микросхеме имеется ОЗУ отображения объемом 16 слов* 8 разрядов.
Микросхема обеспечивает также формирование
кодированных или дешифрированных интерфейсных сигналов сканирования S3-S0 клавиатуры и дисплея, а также
сигнала для межразрядного гашения -BD информации на дисплее.
Применение МС К580ВВ79 в системах позволяет
полностью освободить МП от операции сканирования клавиатуры и регенерации
отображения.
Дешифратор адреса модуля можно построить на базе
МС К556РТ4. Функциональное назначение выводов МС приведено в таблице 11.
Таблица
11
Выводы
|
Обозначение
|
Назначение
|
5,6,7,
1-4,15
|
А0-А2,
А6-А3,А7
|
Адресные входы
|
9,10,11,12
|
D3-D0
|
Выходы
|
13
|
CS1
|
Выбор микросхемы
|
14
|
CS2
|
Выбор микросхемы
|
В качестве буфера клавиатуры можно использовать
микросхему К555АП6 (двунаправленный восьмиразрядный буфер).
Буферную схему клавиатуры можно реализовать на
микросхемах К555АП5 (однонаправленный восьмиразрядный буфер).
В качестве индикаторов дисплея выберем
светодиодные индикаторы АЛС324. Индикатор АЛС324 имеет красный цвет
свечения, силу света
0.15 мкд, постоянное прямое напряжение (UПР) 2.5 В, постоянный прямой ток
(IПР) 20 мА.
Клавиатуру можно выполнить на базе клавишных механических датчиков типа ПКН125.
Остальные элементы выберем и опишем
в процессе разработки
принципиальной схемы.
2.5.3.
Разработка принципиальной схемы модуля интерфейса пользователя
Разработку принципиальной схемы модуля интерфейса
пользователя (рис. 9) начнем с заполнения карты прошивки МС К556РТ4.
Отведем модулю интерфейса пользователя адреса 18h и 19h в адресном пространстве устройств ввода вывода
(разряд А0 определяет работу схемы управления вводом /выводом). При выставлении на шину адреса одного из
этих адресов МС ПЗУ должна выдать “лог.0” на входы -CS МС ККР580ВВ79 и -ЕО МС К555АП6 (буфер данных).
Микросхема также должна определять уровень сигнала -AEN.
Таким образом карта прошивки ПЗУ будет иметь вид:
Таблица
12
Адрес
|
Выход
|
Разряды:
|
Разряды:
|
А0
|
А1
|
А2
|
А3
|
А4
|
А5
|
А6
|
А7
|
D0
|
D1
|
D2
|
D3
|
0
|
0
|
1
|
1
|
0
|
0
|
0
|
1
|
0
|
Х
|
Х
|
Х
|
Х
|
Х
|
Х
|
Х
|
Х
|
Х
|
Х
|
0
|
1
|
Х
|
Х
|
Х
|
Х
|
Х
|
Х
|
Х
|
Х
|
Х
|
Х
|
Х
|
1
|
Х
|
Х
|
Х
|
где Х - 0 или 1.
Для включения сегментов индикаторов дисплея
используются выводы DSPA3-DSPA0 и DSPB3-DSPB0 микросхемы КР580ВВ79, при этом
сегментный код, задающий определенную цифру или букву будет задаваться
программно.
Нагрузочную способность выходов DSPA3-DSPA0 и DSPB3-DSPB0 необходимо повысить, так как
дисплей состоит из 12-ти индикаторов, у которых одноименные выводы А-H объединены. Для этого эти выводы
подключаются к соответствующим выводам ПИУ через буфер К555АП5.
Помимо этого необходимо ограничить ток через
сегменты, для этого последовательно выходам буфера К555АП5 включаются
сопротивления величиной 220 Ом.
Включение конкретного индикатора, одного из
12-ти, будет выполняться с помощью дешифратора
4*16. Его 12 первых выходов в зависимости от кода на выходах ПИУ S0-S3 будут включать соответствующие
индикаторы подачей на выводы 3,9,14 напряжения питания.
В качестве такого дешифратора можно использовать
К155ИД3. Микросхема имеет четыре входа и шестнадцать выходов, а также два
входа
-СЕ (входы блокировки).
Если выходы данного дешифратора напрямую через
буферы К555АП3 подключить к анодам индикаторов, то индикаторы, обладая
достаточно большой мощностью для ТТЛ-серии, могут вывеси из строя МС буферов.
Схема включения отдельного индикатора должна
выдерживать прямой ток 20 мА. В качестве такой схемы можно использовать
транзисторный ключ, подключающий напряжение питания к аноду индикатора. Каждый
ключ будет управляться одним из 12-ти выходов дешифратора.
В качестве таких ключей, выдерживающих
необходимый ток, можно взять МС К564КТ3. Микросхема состоит из четырех ключей.
Управление ключом осуществляется по входу V (выводы 13,5,6,12): при наличии на входе V низкого уровня напряжения ключ
закрыт, в противном случае - открыт. МС К564КТ3 предназначена для коммутации
цифровых и аналоговых сигналов с током коммутации до 30 мА.
Для управления работой дисплея также используется
сигнал “Гашение дисплея” (-BD).
Сигнал -ВD необходимо проинвертировать,
используя МС К555ЛН1, и подать на входы -ЕО МС К555АП5 - буфера дисплея.
Гашение дисплея можно осуществить программным или аппаратным путем (на вход SR МС КР580ВВ79 подается сигнал RES, получаемый инвертированием сигнала
-RES на
МС К555ЛН1).
Теперь перейдем к разработке клавиатурной части
модуля интерфейса пользователя. Клавиатура подключается к входам RT0-RT7 МСКР580ВВ79. Поскольку клавиатура
состоит из 12 клавиш, она должна быть разбита на две части по 8 и 4 клавиши.
Для усиления сигналов с клавиш необходимо
использовать буфер. Выберем для этого МС К555АП5.
Для выбора одной из двух частей
клавиатуры можно использовать два из четырех оставшихся свободных выхода дешифратора
К155ИД3. Данные выходы подключаются ко входам -ЕО буферов клавиатуры.
Каждый из клавишных датчиков должен
иметь подпитку от UПИТ = 5В через сопротивление 15 кОм.
Клавиша RESET подключается к ГТИ.
Шина данных микропроцессорной
системы подключается через двунаправленный восьмиразрядный буфер К555АП6 ко
входам D0-D7 МС К580ВВ79. Управление МС К555АП6
осуществляется двумя сигналами: -CS
от МС К556РТ4 и -IOR с шины
управления микропроцессорной системы. При этом при низком уровне сигнала -CS МС К555АП6 переходит в рабочее
состояние. Направление передачи будет зависеть от уровня сигнала -IOR на входе TF.
На микросхему К580ВВ79 необходимо
подать сигналы CLK (тактовые
импульсы) на вход CLK, RES (аппаратный сброс) на вход SR, -IOW на вход
-WR и -IOR
на вход -RD, а также младший разряд адреса А0
на вход I/D.
Непосредственное подключение
клавиатуры и дисплея осуществляется через разъем ГРПМ61.
2.6.
Проектирование модуля интерфейса связи
2.6.1.
Разработка функциональной схемы модуля интерфейса связи
Согласно заданию на курсовой проект необходимо
разработать модуль интерфейса связи с внешним (периферийным) устройством.
Предусмотреть возможность обмена данными в режиме прерываний. Тип
интерфейса -
ИРПР-М.
Интерфейс ИРПР-М служит для подключения в первую
очередь печатающих устройств или других периферийных устройств, имеющих тот же
интерфейс. Он включает в себя 17 линий, связывающих между собой модуль
интерфейса и внешнее устройство.
Учитывая простоту интерфейса, не требующего
сложных преобразований, для его реализации потребуется всего пять устройств
ввода-вывода.
Во-первых, порт данных. Порт должен быть доступен
для записи и для чтения. Данный порт можно реализовать в виде отдельных портов
ввода данных и вывода данных.
Во-вторых, порт управления, который предназначен
для хранения и ввода сигналов управления интерфейса ИРПР-М: -STROBE, AUTOFEED, INIT,
SLKT и передачи их в
МПС по шине данных. Порт управления разбивается на два порта: порт ввода
управляющих сигналов и порт вывода управляющих сигналов.
В-третьих, порт состояния, который предназначен
для считывания сигналов ввода: ERROR, SLKT, PE, ACKNLG, BUSY.
Обмен информацией должен производиться в режиме
прерывания. Для этого нужна схема формирования запроса прерывания.
Для программного управления модулем интерфейса
необходимо использовать дешифратор адреса.
Таким образом функциональная схема модуля
интерфейса связи будет иметь вид ( рис. 10).
ПС
ВУ
ПвывУ ПвывД ВУ
ПввУ ПввД
IRQ
СФП ДА БД
Системная шина
ç==========================================è Рис. 10
где ПС - порт состояния
ПввУ и ПвывУ - порты ввода/вывода управляющих
сигналов
ПввД и ПвывД - порты ввода/вывода данных
СФП - схема формирования прерывания
ДА - дешифратор адреса
БД - буфер данных
2.6.2.
Выбор элементной базы модуля интерфейса связи
В качестве дешифратора адреса модуля можно
использовать простой логический элемент ИЛИ. На него подаются разряды SA2-SA7 шины адреса и сигнал -AEN. Выберем микросхему К555ЛА2. В
микросхеме К555ЛА2 будут использоваться семь входов. На восьмой вход следует
подать сигнал высокого уровня. Микросхема К555ЛА2 будет управлять работой всего
модуля.
Для включения элементов (портов) модуля
используется МС К555ИД4. МС К555ИД4 - сдвоенный дешифратор-мультиплексор 2*4 с
общими входами дешифрируемого кода и раздельным управлением шинами разрешения.
Входы данного дешифратора используются для подключения к разрядам SA0, SA1 шины адреса. Эти разряды будут
определять к которому из портов модуля идет обращение.
В качестве буферного регистра шины данных можно
использовать буфер К555АП6 (двунаправленный восьмиразрядный буфер).
В качестве порта ввода данных необходимо
использовать регистр для хранения данных и вывода их на принтер. Выберем МС
К555ИР23. Данная МС представляет собой синхронный восьмиразрядный регистр с
начальной установкой. Регистр построен на восьми D-триггерах. Выходы имеют три состояния.
Порт вывода данных можно выполнить на микросхеме
К555АП5. Суть действия порта заключается в том, что при необходимости чтения
данных из модуля интерфейса дешифратор адреса вырабатывает сигнал управления,
который открывает буфер АП5, тем самым передавая информацию на выход модуля.
Согласно формату команды управления,
представленному на рис. 11, порт управления должен хранить и передавать
5-разрядную команду в интерфейс ИРПР-М.
“0” STROBE
AUTO
FEED
INIT
SLCT IN
IRQ
Рис.
11
Для этих целей удобно использовать регистр
К555ТМ9. МС К555ТМ9 представляет собой шесть D-триггеров с общим входом сброса.
Для чтения содержимого порта управления можно
использовать буферный регистр К555АП3 и элемент К555ЛП8. МС К555ЛП8
представляет собой однонаправленный шинный формирователь.
Порт состояния только считывает информацию от
принтера. Формат команды порта представлен на рис. 12
“0”
ERROR
SLCT
PE
ACKNLG
BUSY
Рис.
12
Для реализации порта управления достаточно буфера К555АП3 и
элемента ЛП3. Управление портом осуществляется сигналом, поступающим с
дешифратора адреса.
Схема формирования запроса прерывания проста и
реализуется на элементе ЛП8.
2.6.3.
Разработка принципиальной схемы модуля интерфейса связи
Зададим в первую очередь адреса программно
доступным элементам модуля интерфейса связи. Порт данных имеет адрес FCh, порт состояния - FDh, порт управления - FEh. Старшие шесть разрядов адреса
подаются на дешифратор адреса К555ЛА2, а младшие два, проходя через дешифратор
К555ИД4, управляют работой модуля. Дешифратор адреса, учитывая уровень сигнала -AEN, вырабатывает сигнал -EN , который открывает буфер шины
данных.
Порт ввода данных К555ИР23 будет
использоваться в двух режимах: передачи и считывания, поэтому на вход регистра
необходимо подать сигнал GND.
Вход же строба ИР23 подключается через инвертор ЛН1 к управляющему сигналу WRD c дешифратора адреса. Выходы
регистра К555ИР23 подключаются к шине данных интерфейса ИРПР-М DATA0- DATA7.
Для записи в порт управления
(микросхему ТМ9) команды управления используется сигнал WRY, поступающий с дешифратора адреса
на вход С этой микросхемы через инвертор ЛН1. Записав команду управления в порт
управления, будем иметь на его выходах комбинацию сигналов управления
принтером. Данные сигналы поступают на шину интерфейса, проходя через мощные
инверторы К555ЛН3.
Микросхема К555ЛН3 имеет выходы с открытым
коллектором, поэтому выходы МС необходимо подключить к +5В через резисторы 15К.
Чтение порта управления производится по сигналу RDY, который поступает на входы -ОЕ МС
К555АП3 и К555ЛП8 и переводит их из третьего состояния в режим передачи.
Порт состояния управляется сигналом RDS, поступающим с дешифратора адреса,
который заведен на входы управления -ОЕ буферных схем.
Схема формирования запроса прерывания реализована
на элементе ЛП8. Вход -ЕО данного элемента подключается к выходу RSD (разрешение прерывания ) порта
управления с использованием инвертора. Ко входу D ЛП8, также через инвертор, подключается сигнал -ACKNLG, поступающий от принтера. Если оба
сигнала выставлены, то на выходе ЛП8 будет выставлен сигнал запроса прерывания.
Принципиальная схема модуля
интерфейса связи приведена на рис. 13
2.7.
Проектирование модуля связи с объектом
2.7.1.
Разработка функциональной схемы модуля связи с объектом
Согласно заданию необходимо
разработать модуль, обеспечивающий выдачу аналогового сигнала в виде одиночного
импульса формы трапеции периодом 100 мс.
Основным элементом модуля связи с объектом
является цифро-аналоговый преобразователь (ЦАП), который преобразовывает
цифровые коды, поступающий с шины данных микропроцессорной системы в аналоговый
сигнал.
Для согласования по нагрузке модуля с шиной
данных необходим регистр, который выполняет функцию управляемого буфера.
Модуль связи с объектом работает в режиме прямого
доступа к памяти. Для генерации запросов ПДП, поступающих затем в модуль
контроллера ПДП, необходим генератор.
Для управления буферной схемой , а также
генератором запросов ПДП необходим дешифратор управляющих сигналов -DACK, -AEN, -IOW.
Аналоговый сигнал на выходе ЦАП изменяется
ступенчато вследствие дискретной обработки данных в МП-системе. Это вызывает
появление гармоник в аналоговом сигнале. Для сглаживания ступенек, т.е.
подавления высокочастотных гармоник, в схеме необходим фильтр низкой частоты.
Частота среза фильтра определяется низкочастотной составляющей спектра выводов
данных на входе ЦАП. Для усиления аналогового сигнала на выходе модуля также
понадобится усилитель.
Таким образом получаем функциональную схему
модуля (рис. 14)
БР ЦАП Ф
У
Аналоговый
выход
ç===========================================è
Системная магистраль
Рис.
14
2.7.2.
Выбор элементной базы модуля связи с объектом
Целесообразно в качестве ЦАП использовать
микросхему КР572ПА1А. МС КР572ПА1А совместима с микропроцессорной серией К580
и другими микропроцессорными комплектами. Микросхема принимает 8-разрядный код
с шины данных микропроцессорной системы и преобразует его в аналоговое
напряжение. Типовая схема включения данного ЦАП приведена в [ 6 ]. Схема содержит операционный усилитель К140УД14А и
схему регулирования опорного напряжения ЦАП.
В качестве буферного регистра шины данных можно
использовать регистр К580ИР82. Данная МС представляет собой 8-разрядный
параллельный регистр, который используется в схемах фиксации, буферизации и
мультиплексирования в МПС на базе МП К580ВМ80. На выходе МС генерируются
неинвертированные входные данные. Функциональное назначение выводов МС К580ИР22
приведено в таблице 13.
Таблица 13
Вывод
|
Обозначение
|
Тип вывода
|
Функц. назначение выводов
|
1,2,3,4,5,
6,7,8
|
D0-D7
|
Вход
|
Вход данных
|
19,18,17,16,15,14,13,12
|
Q0-Q7
|
Выход
|
Выход данных
|
9
|
OE
|
Вход
|
Сигнал разрешения ввода
|
20
|
UCC
|
-
|
Напряжение питания +5 В
|
10
|
GND
|
-
|
Общий
|
11
|
STB
|
Вход
|
Сигнал стробирования
|
Дешифратор управляющих сигналов в виду его
простоты можно построить на логических элементах.
Генератор запроса прерывания может быть построен
по стандартной схеме на логических элементах ИЛИ-НЕ. Частота генерации сигналов
устанавливается выбором элементов схемы (R и C).
Если по запросу DRQ0 ПДП передача была разрешена сигналом DACK0, то сигнал DRQ0 должен быть сброшен после этого в
ноль, чтобы подготовить контроллер ПДП к следующей ПДП-передаче. Для этого
используется триггер К555ТМ2. МС К555ТМ2 представляет собой двойной D-триггер, выполненный на основе
двух двухступенчатых триггеров с записью информации в первую ступень и
перезаписью во вторую ступень.
2.7.3.
Разработка принципиальной схемы модуля связи с объектом
Принципиальная схема (рис. 15) строится путем
объединения ЦАП, дешифратора управляющих сигналов, генератора запросов ПДП и
буфера шины данных.
Генератор запросов выдает сигналы с частотой,
необходимой для преобразования и выдачи аналогового сигнала. Контроллер ПДП,
получив запрос , выставляет сигналы -DACK и -AEN.
Эти сигналы проходят через схему логики и открывают буфер шины данных путем
подачи на его вход STB сигнала
низкого уровня.. Данные с шины данных поступают в ЦАП, где преобразовываются в
аналоговое напряжение.
Опорное напряжение, поступающее на ЦАП, задается
специальной схемой, которая позволяет грубо и плавно его подстраивать.
С выхода схемы ЦАП выходит слабый сигнал. Для его
усиления а также для подавления высокочастотных гармоник, которые возникают
вследствие дискретной обработки данных, на выходе ЦАП установлен активный
низкочастотный фильтр первого порядка. Частота среза фильтра определяется
низкочастотной составляющей спектра выводов данных на входе ЦАП.
2.8.
Проектирование модуля контроллера прямого доступа к памяти
2.8.1.
Разработка функциональной схемы контроллера ПДП
Канал прямого доступа в память обычно
используется для подключения к МП быстродействующих УВВ. Обмен данными через
канал ПДП обеспечивает максимальную скорость ввода и вывода информации.
Работа канала ПДП основывается на
непосредственной передаче данных между памятью и УВВ без участия МП. Такой
обмен осуществляется при откладывании выполнения основной программы на время
обращения УВВ к памяти. Поскольку память отключена от МП и подключена к УВВ
только на время чтения из ЗУ или записи в ЗУ, можно говорить , что обмен
происходит в режиме захвата цикла памяти.
Передача данных с помощью канала ПДП по сравнению
с использованием системы прерываний не дает потерь времени на вход в
прерывающую программу и выход из нее, на сохранение, а затем и на
восстановление ПС и регистров МП. Это достигается за счет существенного
усложнения интерфейса канала ПДП, который должен выполнять следующие функции:
адресацию к нужной ячейке памяти; синхронизацию работы памяти и УВВ на время
обмена; назначение приоритетов, а при необходимости и очереди.
Обычно передача данных в режиме ПДП имеет
приоритет перед другими видами обмена.
В структуру контроллера ПДП (рис.
16) будут входить сама МС контроллера, буферные схемы
и дешифратор адреса и управляющих сигналов, с помощью которого осуществляется
выбор контроллера.
Контроллер ПДП
ДАУС БС
ç===========================================è
Системная магистраль
Рис. 16. Функциональная схема
контроллера ПДП
где ДАУС - дешифратор адреса и
управляющих сигналов;
БС - буферные схемы
2.8.2.
Выбор элементной базы модуля контроллера ПДП
В микропроцессорном комплекте серии
К580 контроллером ПДП является МС К580ВТ57. Микросхема
представляет собой четырехканальный программируемый контроллер. МС позволяет
осуществить двунаправленный обмен массивами данных емкостью до 16 Кбайт между
ЗУ и любым из четырех ВУ без участия МП БИС. При одновременном поступлении
запросов от ВУ программируемая логика схемы позволяет выбирать наивысший по
приоритету канал прямого доступа к памяти.
Функциональное назначение выводов
МС К580ВТ57 приведено в таблице 14.
Таблица
14
Вывод
|
Обозначение
|
Тип вывода
|
Функц. назначение выводов
|
21,22,23,26,
27,28,29,30
|
D7-D0
|
Вход/Выход
|
Канал данных для обмена с МП
|
1
|
IOR
|
Вход/Выход
|
Чтение из УВВ
|
2
|
IOW
|
Вход/Выход
|
Запись в УВВ
|
12
|
CLK
|
Вход
|
Тактовые импульсы
|
13
|
RESET
|
Вход
|
Установка в “0”
|
35,34,33,32
|
A3-A0
|
Вход/Выход
|
Адресные выводы
|
11
|
CS
|
Вход
|
Выбор микросхемы
|
40,39,38,37
|
A7-A4
|
Вход
|
Адресные выводы
|
6
|
READY
|
Вход
|
Сигнал “Готовность”
|
10
|
HRQ
|
Выход
|
Запрос захвата
|
7
|
HLDA
|
Вход
|
Подтверждение захвата
|
3
|
MEMR
|
Выход
|
Чтение из ЗУ
|
4
|
MEMW
|
Выход
|
Запись в ЗУ
|
9
|
AEN
|
Выход
|
Разрешение адреса
|
8
|
ADSTB
|
Выход
|
Строб адреса
|
36
|
TC
|
Выход
|
Конец счета
|
5
|
MARK
|
Выход
|
Маркер
|
16,17,18,19
|
DRQ3-DRQ0
|
Вход
|
Запросы ПДП
|
15,14,24,25
|
DACK3-DACK0
|
Выход
|
Подтверждение запросов ПДП
|
31
|
UCC
|
-
|
Напряжение питания +5 В
|
20
|
GND
|
-
|
Общий
|
Контроллер ПДП обычно подключается
к МД через буферный регистр. В качестве такого регистра можно взять
восьмиразрядный регистр К555ИР22.
Функциональное назначение выводов микросхемы приведено в
таблице 15.
Таблица
15
Вывод
|
Обозначение
|
Тип вывода
|
Функц. назначение выводов
|
3,4,7,8,13,14,17,18
|
D0-D7
|
Вход
|
Вход данных
|
2,5,6,9,12,15,16,19
|
Q0-Q7
|
Выход
|
Выход данных
|
11
|
PE
|
Вход
|
Строб записи
|
1
|
-EO
|
Вход
|
Разрешение
|
Дешифратор адреса и управляющих
сигналов можно построить на базе ПЗУ К556РТ4. Функциональное назначение выводов
микросхемы приведено в таблице 16.
Таблица
16
Выводы
|
Обозначение
|
Назначение
|
5,6,7,
1-4,15
|
А0-А2,
А6-А3,А7
|
Адресные входы
|
9,10,11,12
|
D3-D0
|
Выходы
|
13
|
CS1
|
Выбор микросхемы
|
14
|
CS2
|
Выбор микросхемы
|
В качестве буферов МД и МА выберем МС К555АП6, в
качестве буферов МУ - МС К555АП3 и К555АП5. Функциональное назначение выводов
МС К555АП3 и К555АП5 приведено в пункте 2.3.2
2.8.3.
Разработка принципиальной схемы модуля контроллера ПДП
Принципиальную схему (рис. 17) будем
разрабатывать в процессе описания работы модуля.
Контроллер занимает 16 адресов в адресном
пространстве УВВ. Выберем адреса 00h-0Fh. При обращении к контроллеру микропроцессор выставляет на
системную магистраль адрес и управляющие сигналы -IOR и
-IOW. Чтобы определить, обращается ли МП к модулю
контроллера ПДП, в схеме необходим дешифратор адреса и управляющих сигналов.
Дешифратор можно выполнить на МС ПЗУ К556РТ4. На адресные входы А0,
А1 подаются сигналы -IOR,-IOW с МУ, на входы А2-А5 подается старшая тетрада
адреса контроллера, на входы А6-А7 - сигнал AEN. Сигнал AEN также подается на входы -CS МС ПЗУ. С выходов ПЗУ D1,D2 выходят сигналы -WR и -RD соответственно, а с выхода D3 - сигнал выбора МС контроллера -CS. МС ПЗУ имеет выход с открытым
коллектором, поэтому выходные контакты МС следует подключить через резисторы к
+5В.
Прошивка ПЗУ, соответствующая
выбранным адресам, приведена в таблице 17.
Таблица
17
Адрес
|
Выход
|
Разряды :
|
Разряды :
|
А0
|
А1
|
А2
|
А3
|
А4
|
А5
|
А6
|
А7
|
D0
|
D1
|
D2
|
D3
|
0
|
1
|
0
|
0
|
0
|
0
|
0
|
0
|
X
|
0
|
1
|
1
|
1
|
0
|
0
|
0
|
0
|
0
|
0
|
0
|
X
|
1
|
0
|
1
|
По остальным адресам ПЗУ следует
записать ХХХ0, где Х - 0 или 1.
Кроме функции дешифрации адреса ПЗУ выполняет также функцию
разделения сигналов -IOR и -IOW, поступающих с системной
магистрали и генерируемых контроллером ПДП в режиме ПДП. При обращении микропроцессора
к контроллеру сигналы -IOR и
-IOW проходят через ПЗУ и поступают на
соответствующие входы микросхемы контроллера. В режиме прямого доступа к памяти
сигналом AEN
ПЗУ отключается. Тем
самым предотвращается смешивание сигналов -IOR и -IOW.
В начальном состоянии запрограммированный на определенный режим
контроллер ПДП ожидает запроса DRQ от
ВУ. Запросы DRQ поступают на одноименные входы МС
контроллера. Получив запрос, он вырабатывает сигнал HRQ и ожидает поступления от МП сигнала HLDA.
Все сигналы управления подключаются
к системной магистрали через буферы К555АП3 и К555АП5.
После поступления сигнала
подтверждения HLDA начинается цикл обмена.
Формируется сигнал AEN для
блокировки других устройств системы от шин данных и управления. Сигнал -AEN через буфер поступает на
системную магистраль, а также: на вход -ЕО буферного регистра, на вход
-ЕО буфера сигналов -IOW,-IOR,-MEMW,-MEMR. Сигнал AEN поступает
на вход TF (управление направлением передачи
данных) МС буфера шины адреса К555АП6.
В режиме прямого доступа выдается
код младших разрядов адреса на выходы А0-А7, а код
старших разрядов на выходы D0-D7. Выдача старших разрядов адреса сопровождается
стробирующим сигналом ADSTB для записи их во внешний буферный регистр К555ИР22. Далее вырабатывается
сигнал DACK, указывающий на начало обмена, а
также формируются пары сигналов -MEMR, -IOR и -MEMW, -IOW, определяющие направление обмена. Происходит передача
данных в ЗУ или ВУ. При передаче последнего байта выдается сигнал ТС, а в
случае конца блока - сигнал MARK.
При необходимости согласования быстродействия ЗУ и ВУ с помощью сигнала READY вводится требуемое число состояний
ожидания.
2.9. Проектирование модуля контроллера прерываний
2.9.1.
Разработка функциональной схемы модуля контроллера прерываний
Модуль контроллера прерываний
предназначен для обмена данными между микропроцессором и внешними устройствами
в режиме прерываний.
Основным функциональным блоком
модуля является программируемый контроллер прерываний. Он позволяет сократить
средства программного обеспечения и реальные затраты времени при выполнении
прерываний в системах с приоритетами многих уровней. Алгоритм задания
приоритета должен устанавливаться программно. Приоритеты, закрепленные за ВУ
могут быть изменены в процессе выполнения программ.
.Для определения обращения к модулю
контроллера прерываний необходимо использовать дешифратор адреса.
Для согласования по нагрузке шины
данных контроллера в схеме необходим буфер шины данных.
Таким образом получаем
функциональную схему модуля (рис. 18):
Запросы от ВУ
КПР
БД ДА
Системная магистраль
ç======================================è
Рис.
18
где КПР - программируемый контроллер
прерываний
БД - буфер шины данных
ДА - дешифратор адреса
Система прерываний в значительной
степени определяет качество микро-ЭВМ, в которой предусматривается
взаимодействие МП с УВВ в реальном масштабе времени.
2.9.2.
Выбор элементной базы модуля контроллера прерываний
В микропроцессорном комплекте серии К580
контроллером прерываний является МС К580ВН59. БИС программируемого контроллера
прерываний представляет собой устройство, реализующее до восьми запросов на
прерывание с возможностью программного маскирования и изменения дисциплины обслуживания
прерываний. Обмен между контроллером и МП в режиме прерывания производится с
помощью команды CALL , которую
выставляет контроллер на шину данных по требованию МП. За счет каскадного
включения БИС К580ВН59 число уровней прерывания может быть расширено до 64.
Функциональное назначение выводов МС К580ВН59
приведено в таблице 18.
Таблица
18
Вывод
|
Обозначение
|
Тип вывода
|
Функц. назначение выводов
|
4,5,6,7,8,
9,10,11
|
D7-D0
|
Вход/Выход
|
Канал данных
|
3
|
-RD
|
Вход
|
Строб чтения
|
2
|
-WR
|
Вход
|
Строб записи
|
27
|
A0
|
Вход
|
Нулевой разряд адреса, используемый при загрузке команд и
считывании состояния контроллера
|
1
|
-CS
|
Вход
|
Выбор микросхемы
|
12,13,15
|
CAS0-CAS2
|
Вход/Выход
|
Входы/выходы каскадирования
|
16
|
-SP
|
Вход
|
Признак подчинения
|
26
|
-INTA
|
Вход
|
Подтверждение прерывания
|
17
|
INT
|
Выход
|
Прерывание
|
18,19,20,21
22,23,24,25
|
IRQ0-IRQ7
|
Вход
|
Запросы прерываний
|
28
|
UCC
|
-
|
Напряжение питания +5В
|
14
|
GND
|
-
|
Общий
|
В качестве дешифратора адреса выберем МС К556РТ4.
Дешифратор определяет, обращается ли МП к модулю контроллера.
В качестве буфера данных выберем МС К555АП6 -
двунаправленный восьмиразрядный буфер.
2.9.3.
Разработка принципиальной схемы модуля контроллера прерываний
Разработку принципиальной схемы (рис. 19) начнем с заполнения карты
прошивки ПЗУ. Контроллер прерываний занимает два адреса в адресном пространстве
устройств ввода-вывода. Выберем адреса 14h-15h. При выставлении микропроцессором этих адресов на
МА системы, ПЗУ должна включать в работу модуль контроллера прерываний.
На адресные входы А0-А6 подаются сигналы SA1-SA7 c МА микро-ЭВМ (сигнал SA0 подается на вход А0 МС контроллера
прерываний ), на вход А7 подается сигнал -AEN. С выхода ПЗУ D0 выходит сигнал выбора МС
контроллера -CS. МС ПЗУ имеет выход с открытым
коллектором, поэтому выходные контакты МС следует подключить через резисторы к
+5В.
Прошивка ПЗУ приведена в таблице
19.
Таблица
19
Адрес
|
Выход
|
Разряды:
|
Разряды:
|
А0
|
А1
|
А2
|
А3
|
А4
|
А5
|
А6
|
А7
|
D0
|
D1
|
D2
|
D3
|
0
|
1
|
0
|
1
|
0
|
0
|
0
|
1
|
0
|
Х
|
Х
|
Х
|
Х
|
Х
|
Х
|
Х
|
Х
|
Х
|
Х
|
0
|
1
|
Х
|
Х
|
Х
|
Х
|
Х
|
Х
|
Х
|
Х
|
Х
|
Х
|
Х
|
1
|
Х
|
Х
|
Х
|
где Х - 0 или 1.
Микросхема К580ВН59 может обслуживать до восьми
запросов на прерывание. Однако в нашей системе в режиме прерывания работают
только два модуля: клавиатура и интерфейс связи. Клавиатура посылает свой
запрос на прерывание по каналу IRQ0,
а интерфейс связи - по каналу IRQ1.
Оставшиеся шесть каналов можно сделать резервными.
При выставлении на один из каналов IRQ сигнала высокого уровня контроллер
прерываний оценивает его приоритет и формирует сигнал прерывания INT. Микропроцессор принимает сигнал INT, если прерывания разрешены, и
подтверждает прием выдачей сигнала -INTA. После получения сигнала INTA контроллер выдает на шину данных D0-D7 код команды CALL. МП выдает еще два сигнала -INTA, которые позволяют контроллеру
прерываний передать на шину данных 16-разрядный адрес подпрограммы обслуживания
прерывания, причем младший байт адреса передается по первому сигналу -INTA, а старший - по второму.
Уровни сигналов на входах контроллера А0,
-WR, -RD определяют регистры контроллера, в
которые необходимо записать или из которых необходимо считать команды из
внутреннего буфера данных.
Буфер шины данных управляется сигналом -CS, поступающим с дешифратора адреса,
а направление передачи данных через буфер определяется сигналом -IOR.
2.10 Расчет надежности аппаратной части микропроцессорной системы
Под надежностью изделия понимается
свойство последнего сохранять свое качество при определенных условиях
эксплуатации в течение заданного промежутка времени, т. е. надежность -
качество, развернутое во времени. Количественно надежность характеризуется
рядом интервальных, интегральных и точечных показателей.
При расчете надежности наиболее удобно
использовать точечный показатель надежности - интенсивность
отказов l(t). Интенсивность отказов
определяется как вероятность невосстанавливаемого отказа изделия в единицу
времени после некоторого момента времени при условии, что до этого момента
времени отказ не возникал. l(t) - один из наиболее удобных количественных
показателей надежности изделий электроники: интегральных схем, радиоэлектронных
изделий ( транзисторов, диодов, резисторов, конденсаторов и т. д.). Изменение
интенсивности отказов во времени большинства изделий электронной техники имеет
существенно нелинейный характер, тем не менее на большом по времени участке
работы интенсивность отказов изделия обычно мало изменяется и принимается в
практических расчетах постоянной.
Ниже приведены значения интенсивности отказов l (1/ч)
изделий, входящих в проектируемую микропроцессорную систему:
· Резисторы постоянные
композиционные - 5*10- 8
· Конденсаторы постоянной емкости -
10 - 7
· Диоды кремниевые - 5*10- 8
· Интегральные микросхемы кремниевые
цифровые - 3*10- 7
· Разъемы - 3*10- 9
Будем полагать, что при выходе хотя
бы одного элемента микропроцессорной системы из строя, вся система перестает
работать. Таким образом при расчете надежности можно представить систему в виде
последовательно соединенных блоков. Каждый блок (элемент) имеет свою
интенсивность отказа.
В нашей микропроцессорной системе
имеется:
резисторов - 64
конденсаторов - 7
диодов и транзисторов - 10
интегральных микросхем - 68
разъемов - 6
Таким образом общая интенсивность отказов будет равна сумме
интенсивностей отказов отдельных элементов.
l(t) = 2.48*10 - 5 (1/ч)
Время безотказной работы t=1/ l=40293 часа.
3.
Разработка программных модулей инициализации аппаратуры системы
3.1.
Разработка структуры программной инициализации аппаратуры системы
Для обеспечения работы отдельных модулей
микро-ЭВМ необходимо перед началом работы каждого модуля его запрограммировать
(т. е. задать начальные условия, условия и режим работы). Программирование
осуществляется микропроцессором путем занесения управляющих слов во внутренние
программно доступные регистры БИС модулей.
3.2.
Программа инициализации модуля интерфейса пользователя
Описанные ниже команды программируют режим работы
модуля интерфейса пользователя. Перед программированием режима необходимо
установить микросхему КР580ВВ79 в исходное состояние. На вход SR следует подать напряжение высокого
уровня длительностью не менее 6 тактовых импульсов. ОМ-ОЗУ датчиков и ОЗУ
отображения в нулевое состояние сигналом SR не устанавливаются.
Список команд МС КР580ВВ79 приведен в таблице 20.
Таблица
20
D7
|
D6
|
D5
|
Название команды
|
0
0
0
0
1
1
1
|
0
0
1
1
0
0
1
|
0
1
0
1
0
1
0
|
Установка режима клавиатуры-дисплея
Программная синхронизация
Чтение ОЗУ клавиатуры и датчиков
Чтение ОЗУ отображения
Запись в ОЗУ отображения
Гашение-запрет записи отображения
Сброс
|
1
|
1
|
1
|
Сброс
прерывания - установка режима обнаружения ошибки
|
Команда “Установка режимов работы клавиатуры и
дисплея” предназначена для задания режима работы МС КР580ВВ79. На рис. 20
показан формат данной команды. Разряды D4 и D3
определяют код режима работы дисплейной части, а разряды D2-D0 - код режима работы клавиатурной части микросхемы.
8*8, ввод слева
|
0
|
0
|
|
0
|
0
|
0
|
Кодированное сканирование клавиатуры с обнаружением двух
нажатых клавиш.
|
16*8, ввод слева
|
0
|
1
|
|
0
|
0
|
1
|
Дешифрированное сканирование клавиатуры с обнаружением
двух нажатых клавиш.
|
8*8, ввод справа
|
1
|
0
|
|
0
|
1
|
0
|
Кодированное сканирование клавиатуры с обнаружением N нажатых клавиш.
|
16*8, ввод справа
|
1
|
1
|
|
0
|
1
|
1
|
Дешифрированное сканирование клавиатуры с обнаружением N
нажатых клавиш.
|
|
|
|
|
1
|
0
|
0
|
Кодированное сканирование набора датчиков.
|
|
|
|
|
1
|
0
|
1
|
Дешифрированное сканирование набора датчиков.
|
|
|
|
|
1
|
1
|
0
|
Ввод по стробу, кодированное сканирование дисплея.
|
|
|
|
|
1
|
1
|
1
|
Ввод по стробу, дешифрированное сканирование дисплея.
|
Рис.
20
Команда “Сброс” предназначена для осуществления
программного сброса микросхемы, сброса слова состояния и сигнала INT, а также сброса ОЗУ отображения и
выходов DSPA3-DSPA0, DSPB3-DSPB0 в код, определяемый разрядами D2, D3. (рис. 21 ).
DSPA(3-0)
|
DSPB(3-0)
|
D4
|
D3
|
D2
|
|
|
0 0 0 0
|
0 0 0 0
|
0
|
0
|
X
|
|
|
0 0 1 0
|
0 0 0 0
|
0
|
1
|
0
|
|
|
1 1 1 1
|
1 1 1 1
|
0
|
1
|
1
|
|
|
Код в ОЗУ отображения
|
D4
|
D3
|
D2
|
|
|
|
0 0 0 0 0 0 0 0
|
1
|
0
|
X
|
|
1
|
Программный сброс
|
0 0 1 0 0 0 0 0
|
1
|
1
|
0
|
|
|
|
1 1 1 1 1 1 1 1
|
1
|
1
|
1
|
|
1
|
Сброс регистра слова состояния и сигнала прерывания
|
Рис.
21
С помощью описанных выше команд можно составить программу
инициализации модуля интерфейса пользователя.
SWKD EQU 08h ; установка режима работы
RSTRD EQU D3h ; программный сброс
SINKD EQU 34h ; синхронизация, N=20
СТРОКА EQU 0230h ; нач. адрес сообщения
WDKD EQU 90h ; запись в ОЗУ
дисплея
PORTKD EQU 18h ; адрес контроллера
в адресном
пространстве УВВ
ORG хххх
INKKD: DI ; запрет
прерывания
MVI A,
RSTKD ;
программный сброс
OUT
PORTKD+1
MVI A,
SWKD ; задание
режима работы
OUT
PORTKD+1
MVI A,
SINKD ;
синхронизация
OUT
PORTKD+1
MVI A,
WDKD ; запись в ОЗУ дисплея
OUT
PORTKD+1
MVI C,
10h ; в HL - указатель на сообщение
LXI H,
СТРОКА
NEXT: MOV A, M ; запись кода символа в ОЗУ дисплея
OUT
PORTKD
INX H
DCR C
JNZ
NEXT
EI ;
разрешение прерываний
RET ; возврат из
подпрограммы
3.3.
Программа инициализации модуля интерфейса связи
Для инициализации интерфейса ИРПР-М
необходимо в порт управления по адресу FEh записать следующую последовательность сигналов:
ххххх0хх
ххххх1хх Сигнал INIT
ххххх0хх
ххх01000
ххх01001 Программная задержка и сигнал STROBE
ххх01000
Таким образом программа инициализации интерфейса примет
вид:
ORG xxxx
DI ; запрет прерываний
MVI A,00 ; сигнал INIT
OUT 0FEh
MVI A,04
OUT 0FEh
MVI A,00
OUT 0FEh
MVI A,08 ; сигнал STROBE
OUT 0FEh
MVI A,09
OUT 0FEh
MVI A,08
OUT 0FEh
EI ; разрешение прерываний
RET ; возврат из подпрограммы
3.4.
Программная инициализация модуля контроллера ПДП
Для начальной установки контроллера
ПДП необходимо записать соответствующую информацию в 16-разрядный регистр
адреса канала, в 16-разрядный счетчик циклов канала. Запись информации в
16-разрядные регистры осуществляется двумя командами, начиная с младшего байта.
Два старших разряда счетчика циклов определяют операцию обмена следующим
образом: запись в память - 01, чтение из памяти - 10, контроль - 00 (комбинация
11 запрещена).
Формат управляющего слова,
записываемого в регистр режима, приведен на рис. 22.
|
|
|
D7
|
D6
|
D5
|
D4
|
D3
|
D2
|
D1
|
D0
|
|
|
|
|
|
|
|
|
AL
|
TCS
|
EW
|
RP
|
EN3
|
EN2
|
EN1
|
EN0
|
|
|
|
|
|
Разрешение
CH1 Разрешение CH2
Разрешение
CH3
Разрешение
CH4
Циклический сдвиг
Расширенная
запись
Отключение
канала
Автозагрузка
Рис. 22
Разряды D3-D0 задают разрешение обмена по
соответствующему каналу, запись нуля в разряд запрещает обмен. Остальные
разряды определяют режим работы канала.
Разряд D4 устанавливает порядок обслуживания запросов от каналов. При RP=0 задается фиксированный приоритет
каналов и канал 0 имеет высший приоритет. В режиме циклического приоритета (RP=1) после обслуживания канала ему
присваивается низший приоритет, а следующему за ним по номеру каналу - высший.
При TCS=1 появление сигнала ТС в одном из каналов сбрасывает соответствующий
разряд D3-D0, в результате чего канал отключается. Дальнейшая
работа этого канала возможна после перезагрузки регистра режима. Если TCS=0, то появление сигнала ТС не
воздействует на разряд разрешения работы канала и заканчивать передачу должно
ВУ за счет прекращения выработки сигнала DRQ.
В режиме автозагрузки (AL=1) может работать только второй канал, используя
содержимое своих внутренних регистров и внутренних регистров третьего канала.
Если два старших разряда счетчика циклов канала
устанавливают режим контроля, то передача данных не производится, так как не
генерируются сигналы управления записью и чтением, все остальные функции
прямого доступа сохраняются. Этот режим может использоваться ВУ для контроля
принятых данных.
Контроллер ПДП занимает адреса 00h-0Fh в адресном пространстве УВВ. Таким
образом получаем программу инициализации контроллера ПДП.
PORT EQU 00h ; адрес контроллера в адресном пространстве УВВ
ORG xxxx
DI ; запрет прерываний
MVI A, 00h ; загрузка младшего байта адреса
массива
OUT PORT
MVI A, 50h ; загрузка старшего байта адреса
массива
OUT PORT
MVI A, 01h ; загрузка младшего байта
количества циклов
OUT PORT+1
MVI A, 80h ; загрузка 6-ти старших разрядов
количества циклов
и кода операции обмена
OUT PORT+1
MVI A, 4Fh ; запись управляющего слова в
регистр режима
OUT PORT+8
EI
3.5.
Программная инициализация модуля контроллера прерываний
Для программирования контроллера прерываний
используется последовательность из двух (при одном контроллере) управляющих
слов (УС).
В процессе работы контроллера можно изменять
алгоритмы обслуживания прерываний, но прежде всего микросхема должна быть
установлена в исходное состояние. Установка контроллера прерываний в исходное
состояние и настройка его на определенный режим обслуживания прерываний
программируется двумя типами команд: командами инициализации (ICW) и командами управления операциями (OCW). Для инициализации в контроллер
последовательно вводятся команды ICW1 и
ICW2. Форматы команд инициализации
приведены на рис. 23.
|
А0
|
|
D7
|
D6
|
D5
|
D4
|
D3
|
D2
|
D1
|
D0
|
|
|
|
|
|
|
|
|
A7
|
A6
|
A5
|
1
|
0
|
F
|
S
|
0
|
|
|
ICW1
|
|
|
|
|
4 байта
|
1
|
|
|
|
|
Один ПКП
|
1
|
|
|
|
|
|
|
8 байт
|
0
|
|
|
|
|
Несколько ПКП
|
0
|
|
|
|
|
Рис.
23,а
|
А0
|
|
D7
|
D6
|
D5
|
D4
|
D3
|
D2
|
D1
|
D0
|
|
|
|
|
|
|
|
|
A15
|
A14
|
A13
|
А12
|
А11
|
А10
|
А9
|
А8
|
|
|
ICW2
|
|
|
Рис.
23,б
Команда ICW1 (рис. 23,а) сбрасывает внутренние регистры и присваивает низший
приоритет входу IRQ7. Разряд S этой команды определяет наличие
одного или нескольких ПКП в системе, а разряд F - адресный интервал в 4 или 8 байт между начальными
адресами подпрограмм обслуживания прерываний. Разряды А7-А5 команды ICW1
используются для формирования младшего байта адресов подпрограмм обслуживания
прерываний. Команда ICW2 представляет
собой старший байт адреса подпрограмм обслуживания прерываний, выдаваемых
контроллером на шину данных в качестве третьего байта команды CALL.
Команды инициализации загружаются в ПКП из
микропроцессора по команде OUT
с учетом определенного значения младшего разряда адреса А0. После записи команд
инициализации контроллер готов к приему запросов прерывания и может работать с
фиксированными приоритетами запросов. Вэтом режиме запросы упорядочены по
приоритетам. Для задания других режимов функционирования ПКП необходимо
использовать команды OCW,
которые загружаются после команд инициализации в любой текущий момент времени.
Исходные данные для программирования ПКП:
Источники прерывания: IRQ0 - клавиатура, IRQ1 - интерфейс связи.
Блок векторов прерываний расположен с адреса 400h.
ПКП занимает адреса 14-15h в адресном пространстве УВВ.
При инициализации ПКП необходимо расположить в
адресном пространстве программы обслуживания прерываний. Затем нужно
сформировать блок векторов прерываний по адресу 400h.
С учетом вышесказанного программа инициализации
контроллера прерываний примет вид:
ICW1 EQU 16h
ICW2 EQU 4h
MASK EQU 3Fh ; маска - 00111111
PORT EQU 14h
ORG xxxx
INPIC: DI ; запрет
прерываний
MVI A, ICW1
OUT PORT
MVI A, ICW2
OUT PORT+1
MVI A, MASK
OUT PORT
EI ; разрешение
прерываний
RET ; возврат из
подпрограммы
Заключение
В рамках данного курсового проекта была
разработана микропроцессорная система на базе микропроцессора К580ВМ80,
включающая следующие модули:
· модуль центрального процессора
· модуль памяти
· модуль интерфейса пользователя
· модуль интерфейса связи
· модуль связи с объектом
· модуль контроллера ПДП
· модуль контроллера прерываний
Разработанная система может использоваться в
вычислительных системах, в которых не требуется высокого быстродействия, а
также в системах обработки цифровых и аналоговых сигналов.
Разработка микропроцессорной системы позволила
ознакомится с принципами построения микро-ЭВМ, особенностями архитектуры
отдельных микропроцессорных БИС , а также реализацией программного
обеспечения.
Список литературы
1. Микропроцессоры и микропроцессорные
комплекты интегральных микросхем. Справочник. / Под ред. В.А. Шахнова . - М.: “
Радио и связь”, 1988.
2. Микропроцессоры, архитектура и
проектирование микро-ЭВМ. Организация вычислительных процессов. - М.: Высшая
школа, 1986.
3. Микропроцессоры. Средства
сопряжения. Контролирующие и информационно-управляющие системы. / Под ред. Л.Н.
Преснухина . - М.: Высшая школа, 1986.
4. Микропроцессоры. В 3-х книгах.
Учеб. для ВТУЗов. / Под ред. Л.Н. Преснухина. М.: Высшая школа, 1986.
5. Микропроцессоры и микро-ЭВМ в
системах автоматического управления: справочник. - Л.: Машиностроение, 1987.
6. “Микропроцессорные средства и
системы”. № 6, 1988.